قانون مور مرده نیست – این فقط زیر شش فوت چرخش سیلیکون دفن شده است
اندازه ویفر سیلیکون همان چیزی نیست که شما فکر می کنید ، و آن تراشه های “3NM” 3NM “و” 2NM “که شما در مورد آنها می شنوید کوچک است؟ آنها بیشتر از اندازه گیری برچسب بازاریابی هستند.
آخرین پیش بینی های مرکز میکروالکترونیک Interuniversity (IMEC) ، که اخیراً توسط YouTuber شکسته شده است تکنیک پاتاتو، جدول زمانی فعلی را برای چیپست های 2NM TSMC و همچنین فن آوری های فرآیند 18A و 14A Intel Foundry ، با تراشه های A14 (1.4 نانومتر) که در سال 2027 و A10 (1NM) انتظار می رود در سال 2029 ارائه می دهد ، ارائه می دهد. پیش بینی های IMEC حتی امکان تولید سیلیکون 0.2 میلی متر را در اوایل سال 2039 برجسته می کند.
در واقعیت ، این اعداد با ترانزیستورهای فیزیکی و قابل اندازه گیری روی یک تراشه متفاوت است و ممکن است لازم باشد تا اواخر دهه 2030 صبر کنیم تا حتی بتوانیم سد 10 نانومتری را بشکنیم. در اینجا به همین دلیل است.
ویفرهای سیلیکون به اندازه اندازه 2nm فکر نمی کنند
فن آوری های سیلیکون 2 نانومتر فعلی و 1.8 نانومتر در توسعه توسط TSMC و اینتل بر روی ویفرهایی که دارای ضخامت 2 نانومتر هستند ، ساخته نمی شوند.
2NM همچنین فاصله بین دو ترانزیستور در ویفر نیست.
تولید کنندگان تراشه تمایل دارند بر اساس حداقل اندازه ویژگی قابل دستیابی در سطح ویفر در هنگام ساخت ، به ویفرهای سیلیکونی مراجعه کنند. در حال حاضر ، این اندازه معمولاً به نام از گره فرآیند به جای هر ویژگی فیزیکی تراشه.
در واقع ، از حدود سال 1997 ، نام گره فرآیند سیلیکون نادرست بوده استبشر گره فرآیند 250 نیوتن متر اینتل در واقع دارای طول دروازه 200 نانومتر بود. اینتل این فرایند را تا سال 2011 ادامه داد ، هنگامی که گره های فرآیند سیلیکون به 22 نانومتر کاهش یافت ، با طول دروازه واقعی 26 نانومتر.
TSMC و سامسونگ همچنین “بازاریابی ادراک” را برای سیلیکون در سال 2018 با گره های فرآیند 7 نانومتری پذیرفتند ، که در طول دروازه مشابه سیلیکون 10 نانومتری اینتل بودند.
و سردرگمی فقط از آنجا به مارپیچ ادامه داده است.
با این حال ، اگر به دنبال اندازه گیری فیزیکی سخت برای تراشه های 3 نانومتر فعلی هستید ، آنها دارای طول دروازه 16-18 نیوتن متر و یک زمین فلزی در حدود 23NM هستند.
بنابراین ، صرف نظر از گفتگوی فعلی 2NM و 3NM ، ما به احتمال زیاد سیلیکون 10-نانومتر “واقعی” را تا زمان تولید چیپست زیر A2 پیش بینی شده IMEC در سال 2039 نمی بینیم.
اندازه ویفر و قانون مور دست به دست هم می دهند
به عنوان یک تازه کننده سریع ، قانون مور مشاهده ای در طراحی میکروچیپ است و اظهار داشت که تعداد ترانزیستورها در یک مدار یکپارچه تقریباً هر دو سال دو برابر می شوند. هرچه ویفرهای سیلیکون کوچکتر می شوند ، ترانزیستورها نیز انجام می شوند ، اما در نهایت همه چیز باید به قوانین فیزیک تعظیم کند.
برخلاف نام آن ، قانون مور یک قانون واقعی نیست ، بلکه مشاهده ای در طراحی میکروچیپ است. سرانجام ، نیمه هادی ها فقط می توانند خیلی کوچک شوند قبل از اینکه گرمای مدار به یک مسئله طراحی واقعی تبدیل شود.
مدیرعامل Nvidia ، جنسن هوانگ ، مخالف ایده ادامه روند قانون مور است که عمدتاً به دلیل محدودیت های حرارتی بالاتر کارتهای گرافیکی گسسته ، در حالی که CPU مانند چیپست دریاچه قمری اینتل فضای بیشتری برای رشد (یا کوچک شدن در این مورد) دارد.
اما با این یادآوری از IMEC در مورد اندازه واقعی ویفرهای سیلیکون و پیشرفت مورد انتظار در معماری اتصال چیپ و فناوری ترانزیستور ، قانون مور به دور از غیرواقعی به نظر می رسد. این که آیا این روند از دهه آینده ادامه خواهد یافت ، مطمئناً نمی توانیم بگوییم ، اما بر اساس پیش بینی های فعلی قابل دستیابی است.
گفته می شود ، تعداد بالقوه ترانزیستورها در آن تراشه های زیر A2 (10 نانومتری LG) حیرت انگیز است. این Intel Core Ultra 9 285K حدود 18 میلیارد ترانزیستور دارد ، به معنی تراشه های زیر A2 می توانند در سال 2039 حدود 300 میلیارد ترانزیستور داشته باشندبشر